最新11月3日消息，高通已完成其HBC内存的首轮验证，该技术将用于即将推出的飞龙系列AI加速器，以更高能效和更低成本替代HBM4，解决AI推理场景下高带宽与大容量存储的需求矛盾。

HBC的核心思路是把计算逻辑直接放在存储下面，架构上由多层DRAM叠放，底部紧贴一个小型计算芯片。

与HBM不同的是，HBM的存储堆栈通过宽接口连接处理器，而HBC将带宽密集型计算直接在存储旁的独立计算单元中执行，算完再把结果传回主处理器或SoC。

缩短数据传输路径的同时降低能耗，高通表示节省的能耗可以用来提升性能，或者在同等功耗预算下运行更多芯片。

存储堆栈方面，HBC计划使用LPDDR5X，而非HBM那种为高性能设计的薄型存储芯片，具体容量和带宽数值尚未公布，但高通称单个HBC堆栈的容量将超过当前HBM4实现方案。

与主处理器的连接也可以更便宜，由于部分计算直接在存储下方完成，计算芯片与主处理器之间所需的带宽更少，高通认为传统的有机2D基板就能满足需求，不必依赖先进封装。不过DRAM层的堆叠仍然有技术门槛，和HBM一样需要硅通孔（TSV）实现垂直电气连接。

验证阶段高通测试了两个DRAM层的早期HBC堆栈，量产产品计划使用四层，高通称HBC的带宽每瓦能效超过HBM4的五倍，略低于最初设定的六倍目标。

实测带宽比外部LPDDR5X高18倍，但未给出具体数值，验证还涵盖了散热测试，但同样未披露细节。

不过在存储堆栈底部放置计算芯片必然带来散热挑战，这是HBC架构需要解决的技术难点之一。

首款搭载HBC的AI加速器是飞龙AI250预计于2027年上半年出样，HBC技术后续也可能用于面向终端消费者的骁龙产品，但时间节点尚未确定。